|
Добро пожаловать,
Гость
|
Архитектура однокристального микропроцессора К580ВМ80А
22 Дек 2016 20:37 #1
|
Архитектура однокристального микропроцессора К580ВМ80А
Однокристальный микропроцессор К580ВМ80А с макропрограммным управлением и фиксированной системой команд предназначен для параллельной обработки 8-разрядной цифровой информации. По назначению относится к классу универсальных МП и применяется в различных областях техники - от одноплатных контроллеров технологических процессов до персональных ЭВМ средней производительности. Кристалл МП выполнен по n-МОП технологии и содержит 4800 транзисторов. Быстродействие МП достигает 500 тыс.оп/с простых операций типа "регистр - регистр" при длительности цикла 250 нс. Конструктивно МП выполнен в пластмассовом корпусе с 40 выводами. Для расширения функциональных возможностей разработано значительное количество микросхем поддержки, которые составляют МПК К580, состоящий из 18 БИС.
БИС 580 серии характеризуется следующими параметрами: •потребляемая мощность КР580ВМ80А-1,25 Вт, остальные БИС-0,75 Вт; •напряжение питания КР580ВМ80А; -5 В, +5 В, +12 В, остальные БИС - +5 В; •допустимое отклонение напряжения питания БИС КР580 - +5%; •нагрузочная способность каждого вывода БИС - один вход элемента ТТЛ; •уровень лог. "1" - 2,4-5В; лог. "0" - 0-0,4 В; •температурный диапазон БИС КР580 - 10-+70 °С; •время спада и нарастания входных напряжений на выводах БИС - 30 нс. Структурная схема МП КР580ВМ80А (рис. 1) состоит из двух частей: операционной (ОП) и управляющей (УП). Обе части расположены на одном кристалле. Управляющая часть содержит недоступную для пользователя управляющую память, в которую в процессе изготовления БИС записаны операции, определяющие состав команд МП. Структура МП мало отличается от структуры обобщенного МП, но имеет некоторые особенности. 
Рис. 1 - Структурная схема МП КР580ВМ80А Операционная часть МП построена на базе 8-разрядного АЛУ, на два входа которого подключены два 8-разрядных буферных регистра БР1 И БР2. Вход регистра БР1 соединен с внутренней магистралью МП, а вход регистра-защелки БР2 - с аккумулятором, выполняющим функции регистра-накопителя. Блок РОН (регистр общего назначения) содержит шесть 8-разрядных регистров, обозначаемых буквами В, С, D, E, H, L, которые могут использоваться как одиночные 8-разрядные регистры, как регистровые 16-разрядные пары ВС, DE, HL. Объединение регистров в пары дает возможность хранить 16-разрядные двоичные числа. Все регистры имеют 3-разрядные кодовые обозначения. Регистровая пара обозначается кодом старшего регистра в паре. Например, регистр D имеет кодовое обозначение 010. Такое же кодовое обозначение имеет и регистровая пара DE, обозначаемая условно D. Буферные регистры БР1, БР2, а также 8-разрядные регистры W и Z программно недоступны и служат для хранения данных при выполнении некоторых операций. Указатель стека SP и счетчик команд PC являются 16-разрядными регистрами и служат для хранения адресов ячеек памяти. При обращении к памяти в качестве адреса может использоваться и содержимое любой регистровой пары блока РОН. Содержимое счетчика команд инкрементируется (увеличивается на единицу) после выборки содержимого любой ячейки памяти. Сформированный в PC адрес очередной ячейки памяти записывается в 16-разрядный регистр адреса РА и выдается на шину адреса системы через буфер адреса БА. МП имеет 16-разрядную ША и обеспечивает адресацию к памяти, содержащей 216 = 64 Кбайт памяти. АЛУ МП выполняет арифметические, логические и сдвиговые операции над 8-разрядными двоичными числами. Базовой операцией АЛУ является операция сложения двоичных чисел. Все арифметические, логические и сдвиговые операции выполняются при участии аккумулятора. Результат операции размещается в аккумуляторе. Обмен информацией МП с ВУ возможен только через аккумулятор. МП имеет возможность выполнения операции с 2-разрядными десятичными числами. С этой целью каждая десятичная цифра размещается в тетраде любого регистра МП. Коррекция двоичных чисел, необходимость которой возникает при выполнении арифметических операций над десятичными числами, выполняется специальной схемой десятичной коррекции СДК. Восьмиразрядный регистр признаков РП никаких особенностей не имеет: пять его разрядов используются для хранения признаков результата операции, выполняемой в АЛУ. Содержимое разрядов РП, называемых флагами, имеет следующее назначение: •флаг переноса Тс устанавливается в состояние, соответствующее переносу из старшего разряда при выполнении арифметических операций или операций сдвига; •флаг нулевого результата Т2 устанавливается в состояние лог. "1", если результат операции в АЛУ или в любом РОН равен нулю; •флаг знака Ts устанавливается в состояние лог. "1", если результат операции в АЛУ или любом РОН отрицательный; •флаг четности Тр устанавливается в состояние лог. "1", если количество единиц в разрядах четно; •флаг дополнительного переноса Tv устанавливается в состояние лог. "1", если при выполнении операций АЛУ возникает перенос из четвертого разряда. РП подключен к внутренней магистрали МП, что позволяет с помощью специальных команд переслать его содержимое в память системы. Это необходимо, например, при вызове подпрограммы, когда состояние МП необходимо запомнить в стеке. Управляющая часть МП содержит 8-разрядный регистр команд РК, дешифратор команд и управляющее устройство. При выполнении команды программы, содержащейся в памяти системы, код команды через буфер данных БД и внутреннюю магистраль МП записывается в РК для дальнейшей обработки в дешифраторе команд и управляющем устройстве. Управляющее устройство, работа которого тактируется двумя импульсными последовательностями Ф1 и Ф2, вырабатывает три группы управляющих сигналов, необходимых для реализации четырех режимов работы МП: режима начальной установки, ожидания, прямого доступа к памяти и прерывания. Сигналы, определяющие состояние шины данных: •С — выходной сигнал высокого уровня, стробирует появление на ШД "слова состояния"; •ПМ — выходной сигнал высокого уровня, подтверждает готовность МП к приему данных; •ВД — выходной сигнал низкого уровня, сообщает, что МП выдал информацию на ШД. Сигналы, определяющие рабочий цикл микропроцессора: •ГТ — входной сигнал высокого уровня, сообщающий МП о готовности ВУ к обмену данными. При подаче на вход ГТ сигнала низкого уровня МП переходит в состояние ожидания, которое продолжается до момента появления на входе ГТ сигнала высокого уровня; •ОЖ — выходной сигнал высокого уровня, подтверждающий переход МП в состояние ожидания; •ЗХ — входной сигнал высокого уровня, обеспечивающий отключение МП от ШД системы за счет перевода буферов адреса БА и данных БД в высокоимпедансное состояние, характеризующееся практически бесконечным выходным сопротивлением; •ПЗХ — выходной сигнал высокого уровня, подтверждающий отключение МП от ШД; •СБР — входной сигнал низкого уровня, обеспечивающий начальную установку МП, при которой счетчик команд PC обнуляется, а сигналы ПЗХ и РПР сбрасываются. Содержимое РОН при этом изменяется. Сигналы управления прерываниями: •ЗПР — входной сигнал высокого уровня, запрещающий чтение кода операции очередной команды выполняемой программы и подготавливающий МП к выполнению команд программы обработки прерывания; •РПР — выходной сигнал высокого уровня, подтверждающий перевод МП в режим прерывания. МП тактируется двумя последовательностями импульсов Ф1 и Ф2, вырабатываемых ИС тактового генератора КР580ГФ24. Импульсные последовательности имеют амплитуду 12 В и не перекрываются во времени. Кроме того, генератор тактовых импульсов ГТИ формирует положительный импульс стандартного ТТЛ-уровня и отрицательный импульс "строб состояния", который далее для краткости будем обозначать СТС. Формирование всех этих импульсов происходит с частотой повторения, равной девяти периодам колебаний задающего кварцевого резонатора, подключаемого к выводам ГТИ. Следовательно, для получения частоты следования тактовых импульсов, равной 2 МГц, потребуется кварцевый резонатор с частотой, равной 18 МГц. Одновременно ГТИ используется для формирования сигналов ГТ и СБР. Структурная схема ГТИ и его подключение к выводам МП показаны на рис. 2. ИС ГТИ содержит генератор Г гармонических колебаний, к выводам К1 и К2 которого подключается кварцевый резонатор. Гармонические колебания с выхода генератора поступают на выход ИС ГТИ и используются внутри него для управления схемами формирования тактирующих последовательностей Ф1 и Ф2, сигнала сброса СБ и сигнала готовности ГТ. Наличие гармонических колебаний на выводе ОСЦ ГТИ может быть использована для контроля его работы или во внешних модулях МС. Вывод Ф2Т ГТИ используется для вывода из генератора сигнала высокого уровня стандартного для ТТЛ-схем, длительностью пять периодов опорной частоты кварцевого резонатора. Этот сигнал может быть использован во внешних устройствах как эталонный импульсный сигнал стабилизированной частоты. Вывод СБ.в (вход сброса) используется для подключения кнопки КН, переводящей МП в режим начальной установки. 
Рис. 2 - Структурная схема (а) и схема подключения (б) ГТИ к МП Заметим, что формирование системного стробирующего сигнала СТС производится ИС ГТИ после подачи на его вывод СВ (вход синхросигнала) синхросигнала С с соответствующего вывода МП. Временные соотношения тактовых импульсных последовательностей Ф1 и Ф2 и формирование системного сигнала СТС показаны на рис. 3. По переднему фронту тактирующего сигнала Ф2 синхросигнал С подается на вход СВ ГТИ и с его помощью на вывод СТС ГТИ передается инвертированный сигнал Ф1, который является системным стробом СТС. 
Рис. 3 - Формирование сигнала СТС 
Рис. 4 - Временная диаграмма цикла выборки КОП Процесс выполнения любой команды МП разбивается на циклы, обозначаемые М1, М2,..., М10. В каждом цикле происходит одно обращение МП к памяти или внешнему устройству (ВУ). Каждый цикл разбивается на такты Т1, Т2, ..., Т5. Самый длительный цикл выполнения команды составляет 5 тактов. В микропроцессоре КР580ВМ80А могут выполняться следующие машинные циклы: •М1 - выборка кода операции •М2 - считывание из памяти •МЗ - запись в память •М4 - считывание из стека •М5 - запись в стек •М6 - ввод информации •М7 - вывод информации •М8 - подтверждение прерывания •М9 - подтверждение останова •М10 - подтверждение прерывания при останове. Рассмотрим последовательность выполнения первого цикла любой команды — цикла М1 выборки кода операции. Как известно, коды всех команд находятся в ячейках памяти. Поэтому в первом такте Т1 по переднему фронту сигнала Ф2 на ША счетчик команд PC выставляет адрес ячейки памяти, в которой содержится очередная команда, подлежащая выполнению (рис. 5). При этом схема приращения МП автоматически увеличивает на единицу содержимое счетчика PC. Одновременно с появлением адреса на ША, МП вырабатывает синхросигнал С, а на шину данных ШД выдает байт снова состояния, значения разрядов которого (см. таблицу 1) используются далее для формирования управляющих сигналов, действующих в течение всего текущего цикла. Для сохранения на время выполнения цикла "слово состояния" записывается в регистр-защелку. 
Рис. 6 - Функциональная схема выборки КОП Таблица 1 Разряд - Обозначение - Назначение D0 - INTA - Сигнал подтверждения прерывания. Используется для разрешения выдачи на ШД первой команды после прерывания при активном сигнале "П" D1 - WR - (ЗП) Указывает, что операция в текущем цикле цикле (при WR=1) является операцией записи (при WR=0) или чтения D2 - STACK - (CTK) Означает наличие на шине адреса содержимого указателя стека D3 - HLTA - Сигнал подтверждения команды останова D4 - OUT - (ОСТ) Указывает, что в текущем цикле выполняется операция вывода D5 - M1 - Указывает, что текущий цикл служит для выборки первого байта команды D6 - IMP - (ВЫВ) Указывает, что в текущем цикле выполняется операция ввода D7 - MEMR - (ЧТП) Указывает, что в текущем цикле производится чтение памяти Осуществляется это следующим образом (рис. 6). После появления (в такте Т1 по положительному фронту импульса Ф2) стробирующего сигнала С на шине данных находится байт "слова состояния". В начале такта Т2 положительным фронтом импульса Ф1 на выходе ГТИ формируется строб СТС, которым "слово состояния" записывается во внешний регистр Рг.СС. Положительным фронтом Ф2 заканчивается сигнал С и МП формирует сигнал приема П, который совместно с седьмым разрядом регистра-защелки "слова состояния" используется для формирования системного управляющего сигнала ЧТ.Памяти — чтение памяти, и данные (код команды) выставляются на ШД. Далее проводится анализ состояния входного сигнала готовности ГТ и захвата ЗХ. При наличии высокого уровня сигнала ЗХ микропроцессор выдает сигнал подтверждения захвата ПЗХ, по наличию которого МС берет управление на себя. При отсутствии сигнала "ГТ" микропроцессор сигналом ОЖ сообщает МС о переходе в режим ожидания, который может длиться до появления сигнала ГТ (неограниченное количество тактов). При наличии сигнала ГТ осуществляется переход к такту ТЗ. В такте ТЗ по наличию сигнала ЧТ.Памяти и спаду Ф1 производится запись данных во внутренний регистр команд. Положительным фронтом Ф2 оканчивается сигнал прием (П) и сигнал ЧТ.Памяти. В такте Т4 принятый код операции дешифрируется и передается в управляющее устройство для формирования управляющих сигналов, обеспечивающих внутренние пересылки. Выясняется, требуется ли дополнительное обращение к памяти. Если дополнительные обращения не требуются, то в такте Т4 операция выполняется или требуется для этого такт Т5. Если требуется дополнительное обращение к памяти, то на такте Т4 завершается цикл М1 и привлекается цикл М2 или М2 и МЗ. Каждая команда заканчивается анализом сигнала ЗПР (запрос прерывания). При наличии сигнала ЗПР МП переходит к выполнению особого цикла М8 обслуживания прерывания, который характеризуется тем, что при его выполнении счетчик команд не увеличивает свое содержание на 1, а МП выдает сигнал подтверждения прерывания — РПР. В этом случае из устройства, запросившего прерывание, должна поступить команда, организующая прерывание. Однако сигнал ЗПР будет воспринят МП в том случае, если прежде специальной командой EI триггер запроса прерывания будет установлен. В противном случае сигнал ЗПР игнорируется, содержимое счетчика команд увеличивается на 1, и начинается выполнение цикла М1 следующей команды. Таблица 1 расшифровывает значение каждого разряда "слова состояния" МП, записанного в регистр-защелку. Зная содержимое каждого разряда регистра-защелки, по табл. 2 можно определить, какой машинный цикл выполняется микропроцессором. Таблица 2 Машинный цикл - Разряды регистра состояния D0 - D1 - D2 - D3 - D4 - D5 - D6 - D7 M1 - 0 - 1 - 0 - 0 - 0 - 1 - 0 - 1 M2 - 0 - 1 - 0 - 0 - 0 - 0 - 0 - 1 M3 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 M4 - 0 -1 - 1 - 0 - 0 - 0 - 0 - 1 M5 - 0 - 0 - 1 - 0 - 0 - 0 - 0 - 0 M6 - 0 - 1 - 0 - 0 - 0 - 0 - 1 - 0 M7 - 0 - 0 - 0 - 0 - 1 - 0 - 0 - 0 M8 - 1 - 1 - 0 - 0 - 0 - 1 - 0 - 0 M9 - 0 - 1 - 0 - 1 - 0 - 0 - 0 - 1 M10 - 1 - 1 - 0 - 1 - 0 - 1 - 0 - 0 naf-st.ru |
|
|
|
Copyright © 2016 - 2024 Master-tv.net - Сервис мануалы, прошивки, схемы, форум для мастеров по ремонту.
При копировании материалов активная ссылка на данный сайт обязательна!